智能天线实验平台研究

广州华南理工大学电子与信息工程学院(510640) 谢泽明 赖声礼 龙智文来源: 电子技术应用

摘 要:介绍了智能天线的起源、发展以及智能天线实验平台的研究概况;提出了一个智能天线实验平台的实现方案。该方案基于新一代数字信号处理器 TMS320C6701,采用高速 A/D、D/A 以及零中频 I/Q 调制解调技术,工作于 2.4GHz,采用八元天线阵列。该平台用于移动通信中智能天线算法、空时编码、MIMO 技术和软件无线电技术的研究。

关键词: 移动通信 智能天线 DSP 软件无线电

1 智能天线技术的起源与发展

智能天线的概念是二十世纪80年代末到90年代初提出的。广义的智能天线可以理解为能够收集、处理信息并利用已获得的知识自动调整结构参数以适应不同情况的天线。目前大家讨论的智能天线系统都与移动通信,特别是蜂窝移动通信系统紧密相连,一般指由多个天线单元组成的天线阵列系统。它可以利用数字信号处理技术对多个不同的用户产生多个不同的空间波束。每个波束的最大方向自动地对准各自用户的方向,而把零接收方向对准干扰方向,从而提高移动通信系统的性能。

近年来大量的研究表明,智能天线可以在以下方面提高未来移动通信系统的性能^[1]:(1)扩大系统的覆盖区域;(2)提高系统容量;(3)提高频谱利用率;(4)减少信号间干扰(如同信道干扰、多址干扰和多径干扰等);(5)降低基站发射功率,减少电磁环境污染。

智能天线最初以自适应天线的形式广泛应用于雷达、声纳及军事通信领域。由于价格等因素一直未能普及到其他通信领域。近二十年来,移动通信事业飞速发展,移动通信用户呈爆炸性增长,通信资源匮乏日益严重,通信容量不足、通信质量下降等成为亟待解决的问题。如何消除同信道干扰、多址干扰与多径衰落的影响成为提高无线通信系统性能考虑的主要因素。自二十世纪80年代开始,即第一代蜂窝移动通信系统开始,人们便开始探讨利用自适应天线消除同信道干扰和多径衰落的影响、获得多径分集增益。到二十世纪90年代初,这一思路发展为智能天线的概念;二十世纪90年代末,随着软件无线电技术的发展,人们进一步提出了软件天线的概念。近年来,由于数字信号处理技术的迅速发展,数字信号处理芯片处理能力不断提高,使利用数字技术在基带进行波束成形成为可能,由此代替了以往在射频段利用模拟电路进行波束成形的方法,而且天线系统更加可靠和灵活。由于数字信号处理芯片的价格和性能已为现代通信系统所接受,智能天线技术的研究开始从军事领域向民用移动通信领域转移,智能天线技术在移动通信中的应用研究迅速发展并显示出了巨大的潜力。

2 智能天线实验平台的研究概况

目前智能天线的研究主要沿着以下几个方向开展[1]:一是研究智能天线对现代移动通信系统的作用,利用仿真或理论研究的方法探讨应用智能天线对移动通信系统的抗干扰能力、系统容量、抗多径衰落能力的改善;二是智能天线基础理论的研究,主要研究智能天线的控制算法,利用理论和仿真的方法,结合具体的移动通信系统,研究快速高性能的智能天线新算法;三是建立智能天线硬件实验平台(测试床),在实际的电磁环境下测试各种天线阵列、智能天线控制算法的性能,以确定智能天线的解决方案,并着手解决智能天线实用化的技术问题(如阵列单元的互耦、各单元通道不一致性的实时校准技术等)。

要使智能天线技术在移动通信领域得到应用,单靠理论和仿真研究是不够的。智能天线硬件实验平台是研究智能天线技术强有力的手段。世界各国都十分重视智能天线实验平台的建设^{2*4}。目前,实验平台大都采用基带上实现数字波束合成技术的方案,即上行接收时每个天线阵列单元输出下变频到中频,然后进行模拟的正交检测(I/Q检测),对模拟的I/Q信号数字化后进行数字波束成形(DBF);下行发射时在数字波束成形器中形成各天线单元的数字基带信号

网址: www. bbww. net

(数字化I/Q信号),经D/A变换后形成模拟I/Q信号,然后进行I/Q调制和上变频,再送到天线单元辐射。这样的方案对A/D、D/A和数字信号处理芯片的要求比较低,使用目前的技术容易实现。数字波束成形器和自适应控制采用FPGA、DSP芯片或计算机实现。


欧洲通信委员会在RACE计划中实施了一项称为TSUNAMI的智能天线技术研究项目,建立一个智能天线测试床,由8个阵元分别组成直线形、圆形和平面形阵列。阵元间距可调,工作频率1.89GHz,数字波束成形采用ERA公司的专用ASIC芯片DBF1108、TMS320C40DSP芯片作为中央控制。

日本ATR光电通信研究所研究用于卫星通信的多波束智能天线,采用 4×4 平面微带天线方阵,工作频率 1.545GHz,天线数字信号处理部分由 10 片FPGA完成。

美国奥斯汀德州大学Guanghan Xu教授带领的电子工程研究实验室分别建立工作在1.5GHz、900MHz和1.8GHz的智能天线试验床(Testbed)。其中900MHz的智能天线为相距半波长的八单元微带天线阵,阵列为均匀直线阵。智能天线控制单元是Sparc10工作站,带有8GB的硬盘和96MB的RAM,A/D的采样速率为5MHz,而D/A的采样速率为2.5MHz,A/D和D/A的数据由工作站通过两个速度为40Mbps的I/0口进行读写;1.8GHz的智能天线也采用8个微带天线作为阵列单元,排列成均匀直线阵,用一台PC机控制一块带有两片Analog Devices公司的SHARC20160浮点DSP的DSP板作为智能天线的控制单元,其结构与900MHz的结构相似,只是每一通道的A/D与D/A是以总线方式与DSP板交换数据,A/D采样速率为3.072MHz。

清华大学冯正和教授领导的智能天线课题组也完成了一个智能天线的实验平台,采用嵌入式和总线结构,并进行了大量实验。

随着软件无线电技术的发展,智能天线已经可以在软件无线电平台上实现^[5°6]。现代的软件无线电设备提供了对智能天线技术的支持,如频谱信号处理有限公司开发的SDR-3000 软件无线电平台,它包含FlexComm TM1-3100 转换模块、PR0-3100 可编程I/0模块、PR0-3500 基带处理模块,分别实现数模变换、通道化和预处理、基带处理功能。组成智能天线系统时,阵列单元接到相参射频收发器,这些收发器使用公共的基准信号和本振信号进行相参操作,保持信号间的相位关系;中频信号接到多个转换模块,同时还有一个 10MHz 的基准信号和一个时间戳输入到转换模块,保证模数、数模转换的相参关系;变换后的数据在多个I/0模块进行信道化,然后在基带处理模块实现数字波束成形和信号的调制解调;为保证信道化操作和波束成形时各通道的相参操作,进出I/0模块的信号都打上时间戳标记。



3 一个实用的智能天线实验平台方案

为了开展智能天线技术研究,结合实际情况,笔者设计了一个基于TI公司TMS320C6701数字信号处理器的智能天线实验平台。该平台采用8单元天线阵列,工作频率为2.4GHz,采样速率为1.5MHz,采用TI公司的TMS320C6701EVM作为数字波束成形和控制算法实现单元,用于在实际信号环境下智能天线控制算法测试、MIMO技术研究和其他阵列信号处理技术的研究。实验平台的上行通道如图1所示,下行通道如图3所示。

试验平台的波束成形和控制算法采用 TI 公司的 TMS320C6701EVM(评估板)实现。TMS6701 是一种新型的浮点 DSP 芯片,内部集成了 2 个乘法器和 6 个算术运算单元,采用 VelociTI 超长指令字(VLIW)结构,一条指令字(256bit)组合了 8 条 32 位指令,可在一个时钟周期内并行执行 8 条指令,峰值运算能力为 1336MIPS,对于单精度运算可达 1GFLOPS,对于双精度运算可达 250MFLOPS。

TMS320C6701EVM 是 TI 公司为方便用户开发、分析、试验 C6x 系列数字信号处理算法和应用的一个目标平台。它带有 1 个 64K×32 位 SBRAM、2 个 1M×32 位 SDRAM、16 位声频双声道 A/D 和 D/A 变换器,同时带有 PCI 接口,可直接插在 PC 机的 PCI 插槽,通过 PCI 接口,计算机可以上载程序和直接实时访问评估板上的资源。采用 TMS320C6701EVM 评估板进行智能天线波束成形和控制,可以极大地方便智能天线试验平台的实现。

3.1 上行通道

图 1 给出了智能天线试验平台上行通道的方框图。从天线阵列单元接收的射频信号经过MAX2644 低噪声放大器 (LNA) 放大后进入 MAX2701 零中频 I/Q 解调器进行 I/Q 解调,各通道 I/Q 解调器所需的本振信号由一个公共的信号源提供,以保证各通道的相位关系;解调出的基带 I/Q 信号由 TI 公司的 A/D 转换器 THS1206 变成数字信号。同样,为保证 A/D 变换后各通道的相位关系保持不变,各路 A/D 变换采用统一的采样时钟。为简化电路设计,笔者用 C6701DSP 上的定时器为各路 A/D 变换器提供统一时钟;各通道的数字化基带信号通过 C6701EVM 评估板的子卡接口 (EMIF 总线)输入到 TMS320C6701 数字信号处理器,在 C6701 实现数字波束成形和智能天线算法,C6701EVM 评估板插在计算机的 PCI 总线上,计算机通过 PCI 总线分析显示阵列合成结果并实时监测接收信号。与此同时,C6701EVM 产生 AGC 控制信号,通过 McBSP 送到 AGC 控制电路产生各通道的 AGC 电压,控制 I/Q 解调器 MAX2701 的增益。

3.1.1 A/D 变换电路

A/D 变换电路由 TI 公司的 THS1206 实现。这是一片高速四通道 12 位模数转换电路。四个通道可以用同一时钟同时采样保持,再分别进行 A/D 变换,从而保持各通道信号的相位关系。当只用一个通道时,最高变换速率为 6MSPS;作双通道使用时为 3MSPS;当四通道同时使用为 1.5MSPS。片上带有 16 字 12 位的 FIFO,使 A/D 变换数据可以整批传送,实现高速数据传输。这一特性使它适于多通道 I/Q 信号的变换。在本智能天线平台中采用四片 THS1206,实现八元天线阵列基带信号的 1.5MSPS A/D 变换,也很容易配置成四元天线阵列 3MSPS 的 A/D 变换或二元天线阵列 6MSPS 的 A/D 变换。




图 2 THS 1206 的环形 FIFO

THS1206内部的FIF0安排成环形,采用读取点、写入点和触发点控制读写操作,如图 2所示。芯片的转换时钟CONV_CLK控制采样保持和A/D变换,CONV_CLK让四个通道的信号同时采样保持,然后分别转换为数字信号并自动顺序写入FIF0,同时FIF0的写入点向前移动,指示下一个写入点;当FIF0内的数据达到预定的触发深度时,发出数据就绪信号DATSA_AV发出,DSP读取转换数据,同时清除DATA_AV信号,读取点和触发点向前移动。芯片的工作方式由两个寄存器控制,通过写寄存器,可以选择使用通道、工作模式、FIF0触发深度、DATA_AV的极性与触发方式等。

THS1206 可以与C6701 直接接口。在本智能天线实验平台中,四个THS1206 芯片的RD、WR、CS0 和DATA分别接C6701EVM子卡接口的ARE、AWE、CE1 和数据总线的D0-D11, THS1206 的CS1 分别接C6701 不同的地址线,而DATA_AV分别接C6701 不同的中断输入,所有THS1206 的转换时钟 CONV CLK由定时器 0 输出TOUT0 统一提供。

3.1.2 上行射频通道

上行射频通道由MAX2644 低噪声放大器 (LNA) 和MAX2701 零中频I/Q解调器组成。MAX2644 工作于 2. 4GHz, 噪声系数 2dB, 提供 16dB的增益。MAX2701 是工作在 2. 1-2. 5GHz的高线性直接正交下变频器, 利用外部提供的本振信号 (L0), 直接把 2. 4GHz的信号解调为基带的I/Q信号, 3dB基带带宽大于 56MHz, 全通道总增益大于 110dB, AGC控制范围大于 60dB。由于采用零中频结构, 不需要中频滤波器和下变频到中频, 使射频通道的结构大为简化。由于零中频结构没有镜像干扰, 对射频滤波器的要求大为降低。MAX2701 由三部分组成: 低噪声放大器、正交下变频器 (I/Q解调)、三级可控增益基带放大器。进入MAX2701 的射频信号先经过LNA放大, 经一个外部的射频滤波器滤波后由I/Q解调器变为基带I/Q信号, 然后由三级基带放大器放大, 再经外接抗混迭滤波器滤波后输入到A/D变换电路。

3.2 下行通道

图 3 给出智能天线实验平台下行通道的框图。待发送数据由计算机通过PCI总线传给C6701EVM评估板,C6701DSP根据波束成形的需要生成各通道所需的数字基带I/Q信号;D/A变换器DAC2902把数字基带I/Q信号变成模拟I/Q信号,为了保持各通道信号的相位关系,各路D/A变换器采用统一的时钟启动D/A变换,各路D/A变换器的控制信号由D/A变换控制电路产生;各通道模拟I/Q信号由零中频I/Q调制器MAX2721上变频到 2. 4GHz的射频信号,经过功率放大器MAX2242放大后送到天线阵列辐射,形成下行波束;各通道I/Q调制器所需的本振信号由统一的

信号源产生以保证各通道的相位关系;C6701EVM通过McBSP发送命令到功率控制电路产生控制信号到MAX2721的功率控制端,控制天线阵列的输出功率。

3.2.1 D/A变换电路

D/A变换器采用TI公司的DAC2902 实现。DAC2902 是双通道高速数模转换器,带有两个独立的 12 位D/A转换器,变换速度达 125MSPS。它的两个通道对称性较好,适用于通信上I/Q通道的 D/A转换。DAC2902 采用平衡电流输出,通过外接电阻,满幅度电流 2mA-20mA可调:


$$I_{\text{outFS}} = 32 \cdot V_{\text{ref}} / R_{\text{set}}$$

D/A的电流输出可以驱动负载电阻获得电压输出:

$$V_{\text{out}} = I_{\text{out}} \cdot R_{\text{load}} = I_{\text{outFS}} \cdot (\text{Code}/4906) \cdot R_{\text{load}}$$

DAC2902 两个D/A通道分别使用两个独立的 12 位并行数据输入口,并带有各自的写信号 (WRT1、WRT2)和时钟(CLK1、CLK2)输入。WRT的上升沿把数据总线上的数据锁入内部的输入锁存器,在WRT下降沿把数据输出至DAC锁存器的输入端;在CLK的上升沿把该数据锁存到DAC锁存器,开始D/A变换。因此DAC2902的D/A转换由CLK的上升沿触发。

在本智能天线实验平台中,采用 8 个DAC2902 实现八个通道D/A转换。为了实现各通道的相参操作,各通道DAC2902 的CLK信号都由C6701EVM的定时器输出TOUTO 提供,而各通道的WRT信号由数模转换控制电路通过组合各自D/A通道地址和AWE信号产生:WR_{™通}=/ AWE. 地址_{通道}。DSP把各通道输出的数据写入各DAC2902 的输入锁存器,然后由TOUTO 触发,同时启动D/A变换。



3.2.2 下行射频通道

下行射频通道由直接(零中频) I/Q 调制器 MAX2721 和功率放大器 MAX2242 组成。MAX2721 工作在 2.1-2.5GHz,由 I/Q 调制器、可控增益射频放大器 VGA 和预功放(PA Driver)组成,输入 I/Q 信号把外部输入的本振信号(L0)进行 I/Q 调制,调制后经 VGA 和预功放放大驱动功放 MAX2242 功率放大,由天线辐射。MAX2721 的基带 I/Q 输入信号的 3dB 带宽 40MHz,载波抑制 30dBc,边带抑制 35dB, VGA 增益控制范围 35dB,输出功率-5dBm。功率放大器 MAX2242 工作在 2.4-2.5GHz,提供 28.5dBm 功率增益和 22.5dBm 的线性输出功率。8 个射频通道 L0 由同一信号源通过分支器提供,以保证各通道相参操作。

智能天线实验平台所用的 THS1206、DAC2902、MAX2701、MAX2721、MAX2242 和 MAX2644, MAXIM 和 TI 公司提供了相应的评估模块(EVM 或 Evkit),用于评估对应芯片性能。智能天线实验平台可以采用这些评估模块进行构建,极大地方便了智能天线实验平台的实现。

智能天线硬件实验平台是研究智能天线技术不可缺少的手段。本智能天线硬件实验平台

基于新一代的数字信号处理器 C6701, 采用高速 A/D、D/A 技术和零中频射频 I/Q 调制解调器,可对智能天线、空时编码、多进多出技术以及软件无线电等方面的算法提供实际测试。为简化电路, 笔者在 A/D、D/A 与 DSP 接口中没有采用外接 FIFO 或双口 RAM 的结构, 这需要占用 DSP 的资源。如果采用 FIFO 或双口 RAM 并结合 DMA 方式, 还可以进一步提高实验平台的性能。如果采用更高速的 A/D 变换器,可以更进一步实现中频段的智能天线技术。

参考文献

- 1 李小强,胡健栋.未来移动通信系统中的智能天线技术. 移动通信,1999;23(1):44-47
- 2 Tsoulos G,McGeehan J, Beach M. Space division multiple access (SDMA) field trials.Part:1 Tracking and BER perfor- mance.IEE Proc. Radar, Sonar Navig.,1998;145(1):73-78
- 3 Miura R, Tanaka T, Horie A, et al. A DBFself-beam steering array antenna for mobile satellite applications using beam-space maximal-ratio combination. IEEE trans.on VT, 1999;48(3): 665-675
 - 4 Okamoto G T. Smart Antenna Systems and Wireless Lans. Kluwer Academic Publishers, 1999
 - 5 杨小牛,楼才义,徐建良. 软件无线电原理与应用. 北京:电子工业出版社,2001
 - 6 SRD-3000 软件无线电数字收发机子系统.http://www.seasia.com.cn

(收稿日

期:2003-10-10)